



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **08065262 A**(43) Date of publication of application: **08.03.96**

(51) Int. Cl.

**H04J 3/06****H04J 3/00****H04L 1/22**(21) Application number: **06201676**(71) Applicant: **NEC CORP**(22) Date of filing: **26.08.94**(72) Inventor: **RIKIYAMA HIROKI**(54) **NON-HIT SWITCHING SYSTEM**


pointer selected by the selecting circuit 4 can be provided.

(57) Abstract:

COPYRIGHT: (C)1996,JPO

**PURPOSE:** To prevent the hit of a signal at the time of executing transmission line switching in an SDH transmission system of N:1 redundant configuration.

**CONSTITUTION:** On the transmission side, one of N pieces of lines is selected by a transmission line switching selecting circuit 1 and transmitted to a reserve transmission line. On the reception side, delay circuits 2-1-2-3 for respectively applying fixed delay to an active transmission line, AU pointer exchange circuits 3-1-3-3 for equalizing the STM frame phases of respective transmission lines by the exchange of an AU pointer and transmission line switching circuits 6-1-6-3 for switching the reserve transmission line and the active transmission line are provided. The value of the AU pointer of the transmission line putting the signal on the reserve transmission line on the transmission side at present is selected by a selecting circuit 4 and inputted to a delay control circuit 5. The delay control circuit controls the output phase of the signal so that the same frame phase as an STM frame phase outputted from the AU pointer exchange circuits can be provided and the same AU pointer value as the value of the AU



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-65262

(43) 公開日 平成8年(1996) 3月8日

(51) Int.Cl.<sup>6</sup>

識別記号

片内整理番号

F I

技術表示箇所

H 0 4 J 3/06

D

3/00

R

H 0 4 L 1/22

審査請求 有 請求項の数 3 O L (全 5 頁)

(21) 出願番号 特願平6-201676

(22) 出願日 平成6年(1994) 8月26日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 力山 弘樹

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 無瞬断切替方式

(57) 【要約】

【目的】 N : 1 冗長構成をとる SDH 伝送方式において伝送路切替実行時に信号の瞬断を防ぐこと。

【構成】 送信側では、伝送路切替選択回路 1 により N 本の回線のうち 1 本を選択して予備伝送路に送出する。受信側では、現用伝送路にそれぞれ、固定遅延を与えるための遅延回路 2-1 ~ 2-3 と AU ポインタの付替により各伝送路の STM フレーム位相を同一にする AU ポインタ付替回路 3-1 ~ 3-3 と予備伝送路と現用伝送路とを切り替える伝送路切替回路 6-1 ~ 6-3 とを設けている。選択回路 4 により送信側で現在予備伝送路に信号を載せている伝送路の AU ポインタの値が選択され、遅延調整回路 5 に入力される。該遅延調整回路は、前記 AU ポインタ付替回路の出力である STM フレーム位相と同一のフレーム位相を持ち、かつ前記選択回路によって選択された AU ポインタの値と同一の AU ポインタ値となるように信号の出力位相を調整する。



1

## 【特許請求の範囲】

【請求項 1】 NNI で規定された同期信号の伝送を行い、現用伝送路 N 本に対して予備伝送路 1 本を持つ N : 1 の伝送路冗長構成をとる SDH 伝送システムにおいて、

送信側には、N 本の回線のうち 1 本を選択して予備伝送路に送出する伝送路切替選択回路を設け、

N 本の現用伝送路の受信側にはそれぞれ、固定遅延を与える遅延回路と AU ポインタの付替により各伝送路の STM フレーム位相を同一にする AU ポインタ付替回路と予備伝送路と現用伝送路とを切り替える伝送路切替回路とを設け、

前記 N 本の現用伝送路の受信側に共通に、前記 AU ポインタ付替回路によって設定されたポインタ値情報 N 本の内の 1 本を選択する選択回路を設け、

予備伝送路の受信側には、前記 AU ポインタ付替回路の出力 STM フレーム位相と同一のフレーム位相を持ち、かつ前記選択回路によって選択された AU ポインタの値と同一の AU ポインタ値となるように信号の出力位相を調整する遅延調整回路を設けたことを特徴とする無瞬断切替方式。

【請求項 2】 請求項 1 記載の無瞬断切替方式において、前記遅延調整回路は、前記 AU ポインタ付替回路に遅延時間調整用のバッファメモリを付加したものであることを特徴とする無瞬断切替方式。

【請求項 3】 請求項 1 あるいは 2 記載の無瞬断切替方式において、前記遅延回路による遅延量は、前記現用伝送路を経由して送信側の入力から受信側の前記 AU ポインタ付替回路の入力部までに至る信号の遅延時間が、前記予備伝送路を経由した場合の送信側の入力から受信側の前記遅延時間調整回路の入力部までの遅延時間よりも長くなるように設定されることを特徴とする無瞬断切替方式。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は NNI（同期インタフェース）で規定された信号を伝送する SDH 伝送システムの冗長系切替方式に関し、特に N : 1 の冗長系を構成する伝送システムの無瞬断切替方式に関する。

## 【0002】

【従来の技術】 従来の N : 1 伝送路における伝送路切替方式の一例を図 2 に示す。図 2 は現用伝送路 3 本に対して予備伝送路 1 本を有する 3 : 1 伝送路冗長構成をとる場合を示している。送信側では、伝送路切替選択回路 11 により 3 本の現用伝送路のうちのどれを予備伝送路へ載せるかの選択を行う。現用伝送路と予備伝送路とでは遅延時間が同一であることはないため、受信側では伝送路切替実行に伴い、後段装置でフレーム位相のジャンプが発生しないように、切替前にフレーム位相を揃える必要がある。

2

【0003】 SDH 伝送方式では、STM のフレーム位相に対して内部のペイロード位相は固定されておらず、AU ポインタを用いて STM フレームとペイロード先頭との相対的な位置関係を指示する方式をとっている。STM フレーム位相合わせは、AU ポインタ値を変更して STM フレーム位相を変更することにより行っている。受信側では、現用伝送路 3 本及び予備伝送路に個別に AU ポインタ付替回路 12-1 ~ 12-4 を有すると共に、現用伝送路 3 本にそれぞれ伝送路切替回路 13-1 ~ 13-3 を有し、これらの AU ポインタ付替回路 12-1 ~ 12-4 により N+1 本のすべての伝送路の STM フレーム位相を同一位相に合わせている。伝送路切替を行う時は、伝送路切替回路 13-1 ~ 13-3 により送信側で予備伝送路に載せた回線を元の回線出力先に接続して切替を実行している。

【0004】 図 3 に AU ポインタ付替の原理図を示す。図 3 (a) は送信信号を示し、この信号は伝送路を経て受信側で図 3 (b) に示すような予備伝送路信号、現用伝送路信号となる。現用伝送路と予備伝送路とでは遅延時間が異なるので、STM フレーム先頭とペイロード先頭の位置が異なっている。AU ポインタ付替回路の出力信号は図 3 (c) に示すようになり、STM フレーム先頭が揃えられる。

## 【0005】

【発明が解決しようとする課題】 この従来の伝送路切替方式では、伝送路切替回路の入力部で現用伝送路から受信した信号と予備伝送路から受信した信号との間で STM フレームの位相がそろえられている。そして、伝送路切替回路の出力は切替前と切替後でフレーム位相が変化することはないため、後段の装置でフレーム同期がはずれることはない。しかし、STM フレーム位相を合わせるために AU ポインタ値を変更しているため、図 3 (c) に示すように、ペイロード位相は時間 T<sub>a</sub> だけずれている。このため、伝送路切替前に後段の装置でペイロード信号に瞬断が発生するという問題点があった。

【0006】 このような問題点に鑑み、本発明は、N : 1 冗長構成をとる SDH 伝送方式において伝送路切替実行時に信号の瞬断を防ぐことを課題とする。

## 【0007】

【課題を解決するための手段】 本発明による無瞬断切替方式は、NNI で規定された同期信号の伝送を行い、現用伝送路 N 本に対して予備伝送路 1 本を持つ N : 1 の伝送路冗長構成をとる SDH 伝送システムにおいて、送信側には、N 本の回線のうち 1 本を選択して予備伝送路に送出する伝送路切替選択回路を設け、N 本の現用伝送路の受信側にはそれぞれ、固定遅延を与える遅延回路と AU ポインタの付替により各伝送路の STM フレーム位相を同一にする AU ポインタ付替回路と予備伝送路と現用伝送路とを切り替える伝送路切替回路とを設け、前記 N 本の現用伝送路の受信側に共通に、前記 AU ポインタ付

3

替回路によって設定されたポイント値情報N本の内の1本を選択する選択回路を設け、予備伝送路の受信側には、前記AUポイント付替回路の出力STMフレーム位相と同一のフレーム位相を持ち、かつ前記選択回路によって選択されたAUポイントの値と同一のAUポイント値となるように信号の出力位相を調整する遅延調整回路を設けたことを特徴とする。

【0008】本発明によればまた、前記遅延調整回路が、前記AUポイント付替回路に遅延時間調整用のバッファメモリを付加したものであることを特徴とする無瞬断切替方式が得られる。

【0009】なお、前記遅延回路による遅延量は、前記現用伝送路を経由して送信側の入力から受信側の前記AUポイント付替回路の入力部までに至る信号の遅延時間が、前記予備伝送路を経由した場合の送信側の入力から受信側の前記遅延時間調整回路の入力部までの遅延時間よりも長くなるように設定される。

【0010】

【作用】現用伝送路には、遅延回路により固定遅延が与えられる。各遅延回路の出力は、AUポイント付替回路によってSTMフレーム位相を等しく合わされる。そして、選択回路により、送信側で現在予備伝送路に信号を載せている伝送路のAUポイントの値が選択され、遅延調整回路に入力される。遅延調整回路は、受信した信号をバッファメモリに書き込むと共に、AUポイントからペイロードの先頭を知り、その書き込み先のメモリアドレスを記憶する。また、選択回路から入力されたAUポイントの値と記憶したメモリアドレスとの比較を行い、バッファメモリからの読み出しアドレスのタイミングを制御して同一のポイント値で出力させる。これにより、伝送路切替回路の入力部でのペイロードの位相は同一となる。

【0011】

【実施例】次に、本発明について図面を参照して説明する。図1は本発明の一実施例のブロック図である。ここでは、現用伝送路3本(N=3)に対して予備伝送路1本を有する3:1伝送路冗長構成をとっている。送信側では、伝送路切替選択回路1により3本の現用伝送路のうちのどれを予備伝送路へ載せるかの選択を行う。

【0012】受信側では、現用伝送路3本にはそれぞれ、固定遅延をあたえるための遅延回路2-1~2-3、AUポイント付替回路3-1~3-3、伝送路切替回路6-1~6-3が設けられている。また、3本の現用伝送路の受信側に共通に、AUポイント付替回路3-1~3-3によって設定されたポイント値情報3本の内の1本を選択する選択回路4を設けている。更に、予備伝送路の受信側には、AUポイント付替回路の出力STMフレーム位相と同一のフレーム位相を持ち、かつ選択回路4によって選択されたAUポイントの値と同一のAUポイント値となるように信号の出力位相を調整する遅

4

延調整回路5を設けている。

【0013】遅延回路2-1~2-3の遅延量は次のようにして設定される。すなわち、現用伝送路を経由して送信側の入力から受信側のAUポイント付替回路3-1~3-3の入力部までに至る信号の遅延時間が、予備伝送路を経由した場合の送信側の入力から受信側の遅延時間調整回路5の入力部までの遅延時間よりも長くなるように、あらかじめ伝送路遅延を測定したうえで設定される。

【0014】このように、遅延回路2-1~2-3によってあらかじめ現用伝送路の信号を遅らせておくことにより、後述する予備伝送路の遅延調整回路5と合わせて、送信側の入力から受信側の伝送路切替回路6-1~6-3の入力部までの現用伝送路を通った信号の遅延時間と予備伝送路を通った信号の遅延時間とを等しくして、両者の信号の位相を同一にすることができる。遅延回路2-1~2-3によって固定遅延を与えられた信号は、次に、AUポイント付替回路3-1~3-3によってSTMフレーム位相を等しく合わせられる。

【0015】なお、この時点ではペイロードの位相は合っていない。しかしながら、STMフレーム内のペイロードの位相は、AUポイントにより指示されているので、選択回路4によりAUポイントの値から送信側で現在予備伝送路に信号を載せている伝送路のAUポイントの値が選択され、遅延調整回路5へ入力される。

【0016】遅延調整回路5は、図示のAUポイント付替回路に遅延時間調整用のバッファメモリを付加したものである。遅延調整回路5は、予備伝送路から受信した信号をバッファメモリに書き込むと共に、受信したAUポイントからペイロードの先端を知り、その書き込み先のメモリアドレスを記憶する。また、選択回路4から入力されたAUポイント値と前記メモリアドレスとを比較してメモリからの読み出しアドレスのタイミングを制御して同一のポイント値で出力させる。

【0017】これにより、現用伝送路を通った信号も予備伝送路を通った信号も同一のSTMフレーム位相、同一のAUポイントを持つことになり、伝送路切替回路6-1~6-3の入力部でのペイロードの位相は同一となるので、切替を無瞬断で実行できる。

【0018】

【発明の効果】以上説明したように、本発明ではNNIで規定された信号を伝送するSDH伝送システムの中のN:1の冗長系を構成する伝送システムにおいて、予備伝送路を通った信号と現用伝送路を通った信号とでSTMフレーム位相、AUポイント値の両者を同一になるように制御できるようにしたことにより、無瞬断で伝送切替を実施できる。

【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】従来例のブロック図である。

【図3】AUポイント付替の原理を説明するための信号のタイムチャート図である。

【符号の説明】

1、11 伝送路切替選択回路

2-1~2-3 遅延回路

3-1~3-3、12-1~12-4 AUポイント


付替回路

4 選択回路


5 遅延調整回路

6-1~6-3、13-1~13-3 伝送路切替回路

【図1】



【図2】



【図3】

